一文看懂芯片的封裝工藝（先進封裝篇3：2.5D/3D封裝）

終于到了芯片封裝專題的最后一篇，真不容易啊...

相關文章：晶圓是如何制造出來的？、從入門到放棄，芯片的詳細制造流程！、寫給小白的芯片封裝入門科普、一文看懂芯片的封裝工藝（傳統(tǒng)封裝篇）、一文看懂芯片的封裝工藝（先進封裝篇1：倒裝封裝）、一文看懂芯片的封裝工藝（先進封裝篇2：晶圓級封裝）

前面講了倒裝封裝和晶圓級封裝，今天重點講立體封裝，也就是著名的2.5D/3D封裝。

█ 2.5D/3D封裝

2.5D和3D封裝，都是對芯片進行堆疊封裝。

在2.5D和3D封裝之前，首先發(fā)展起來的是MCM（Multi-Chip Module，多芯片組件）。

MCM，是將多個未封裝的裸片和其它元器件，組裝在同一塊多層高密度基板上，進行通過基板電路進行互連接，然后進行封裝。

MCM

MCM已有十幾年的歷史，組裝對象是超大規(guī)模集成電路和專用集成電路的裸片，而不是中小規(guī)模的集成電路。MCM的出發(fā)點，是滿足高速度、高性能、高可靠和多功能需求。體積和重量，并不是優(yōu)先關注的對象。

MCM的技術難度低、成本低、可靠性高，但集成密度低、時延相對較大。我們可以把它理解為是一種2D集成。它預示了芯片集成化、堆疊化的趨勢。

后來，基于這個趨勢，就有了更先進的2.5D封裝和3D封裝。

前面幾期小棗君給大家介紹過，2.5D封裝方法，是通過引入硅中介層（Interposer），在這上面進行電路設計（也就是RDL），從而實現(xiàn)兩個芯片（例如內存和CPU、GPU等邏輯芯片）的共同封裝。這屬于橫向封裝。

3D封裝，是進一步引入了TSV（硅通孔）技術，在芯片上刻蝕垂直通孔，并填充金屬，以此來完成多個晶粒的上下堆疊封裝。這屬于縱向封裝。

在實際應用中，通常會同時采用2.5D和3D封裝。例如，有1個或多個計算芯片，搭配HBM堆棧。這種封裝，有時候也稱為3.5D封裝。

很顯然，RDL是水平面“挖溝”，TSV是垂直面“挖井”。這兩項技術，是實現(xiàn)立體堆疊的前提條件。

昨天那期，小棗君已經(jīng)詳細介紹過RDL。接下來，我們重點看看TSV。

· TSV

TSV的全稱，是Through-Silicon-Via（硅通孔，也叫硅穿孔）。

在硅中介層上，制作垂直導通孔，并通過銅、鎢、多晶硅等導電物質的填充，實現(xiàn)垂直電氣互連，就是TSV。

TSV與RDL的結合

在TSV誕生之前，芯片之間的大多數(shù)連接都是水平的。這意味著多個芯片散布在一個平面上，整體的占用空間將隨著具體功能的增加而增大。

后來，人們當然想到了在垂直方向進行堆疊。

這里，就要提到PiP和PoP。

PiP，Package In Package（“封裝內封裝”，堆疊封裝）?，是將一個芯片封裝在另一個芯片內部，通過金線鍵合將兩個芯片堆疊到基板上，形成一個整體的封裝元件。

PoP，Package on Package（“封裝上封裝”，堆疊組裝、疊層封裝）?，是在一個芯片封裝上再放置另一個芯片封裝（支持多層堆疊）。

PoP的一個典型應用，是將DRAM內存芯片放置在邏輯芯片的上方。

早期的芯片堆疊，使用過引線鍵合（WB）。也就是通過引線，將上下層進行電氣連接。

后來，就有了TSV，直接在芯片里穿孔，實現(xiàn)上下層的垂直互聯(lián)。

TSV的優(yōu)勢，是減小互聯(lián)長度，減小信號延遲，降低電容/電感，實現(xiàn)芯片間的低功耗、高速率通信，滿足芯片的集成化和小型化需求。

我們仔細看看TSV的結構：

在通孔內，由外到內依次為：絕緣層、阻擋層、種子層、電鍍銅柱（Cu）。

絕緣層：將硅板和填充的導電材料之間進行隔離絕緣，材料通常選用二氧化硅。

阻擋層：由于銅原子在TSV工藝流程中可能會穿透絕緣層，導致封裝器件產(chǎn)品性能的下降甚至失效。所以，就需要采用化學穩(wěn)定性較高的金屬材料，作為阻擋層，起保護作用。

種子層：其實也是銅（Cu），提供Cu晶核。作為后續(xù)電鍍過程的導電層，為銅的電化學沉積提供起始點。

在電鍍過程中，Cu2+與電鍍液中的分子形成絡合物，吸附在陰極TSV的種子層上。在外加電場的作用下，被電極表面的e-還原為銅原子，沉積在孔內。隨著時間推移，逐漸將TSV孔內填滿銅。

種子層能夠確保電流均勻分布，從而實現(xiàn)金屬在孔內的均勻填充，提升電鍍質量。

種子層也可以改善銅的粘附性，防止附著力不足而發(fā)生分層或剝落。

電鍍銅柱：用于信號導通，剛才已經(jīng)說過原理了。

來看看TSV的工藝流程。

TSV的構建時間，根據(jù)具體芯片設計架構來決定。一般來說，TSV工藝可以分為：

· 先通孔工藝（Via First）：先挖孔，然后再做前道工藝（FEOL，做CMOS晶體管）和后道工藝（BEOL）?！?中通孔工藝（Via Middle）：先前道，然后挖孔，然后后道。· 后通孔工藝（Via Last）：先前道和后道，然后挖孔。

如下圖所示：

單就挖孔填充這個動作來說，主要的步驟包括：深孔刻蝕及清洗、絕緣層/阻擋層沉積、深孔填充。

1、深孔刻蝕及清洗

深孔刻蝕的工藝，包括：干法刻蝕（深反應離子刻蝕，DRIE）、濕法刻蝕、激光打孔、光輔助電化學刻蝕法。

其中，DRIE技術中的Bosch（博世）刻蝕，具有更好的深寬比效果，是比較常用的工藝手法。

傳統(tǒng)的等離子體刻蝕工藝，一般僅能實現(xiàn)數(shù)微米的刻蝕深度，且刻蝕速率低，缺乏刻蝕掩模選擇性。

Bosch刻蝕，是Bosch公司在傳統(tǒng)工藝基礎上改進創(chuàng)造的工藝。它采用了六氟化硫（SF6）和四氟化碳（C4F8）這樣的電子特氣。

在刻蝕中，用SF6等進行刻蝕（高純SF6在激發(fā)為等離子體時，會形成反應性極強的氟原子和硫氟化物自由基，具有很強的腐蝕性），用C4F8等進行側壁覆蓋，可以實現(xiàn)高深寬比。

刻蝕完成后，要進行清洗，防止電子特氣殘留。

濕法刻蝕，采用了掩模版與化學腐蝕結合的方式。最常選用的腐蝕溶液是KOH，其能腐蝕硅襯底上不受掩模版保護的位置，進而形成通孔結構。

濕法刻蝕誕生時間早，工藝和設備較為簡單，成本低。但這種方法所形成的通孔會受到硅片的晶向影響，會容易歪，而且“頂部寬底部窄”，限制了應用。

光輔助電化學刻蝕法（PAECE），是利用紫外光照射加速電子-空穴對的產(chǎn)生，以此加速電化學的刻蝕過程。PAECE工藝適用于刻蝕大于100:1的超大深寬比通孔結構。

它的缺點，是刻蝕深度的可控性較弱，仍需改進。

激光鉆孔法（純物理刻蝕），是通過高能激光照射，使指定區(qū)域的襯底材料熔化并蒸發(fā)。這種方法形成的通孔深寬比高，且側壁基本垂直。但是，激光局部加熱，容易對孔壁造成熱損傷，降低可靠性。

2、絕緣層/阻擋層/種子層沉積

通孔刻蝕完成之后，是沉積絕緣層（二氧化硅），防止電子竄擾（隔離電流泄露）。

然后，沉積阻擋層，幫助后續(xù)的銅鍍層更好地附著，并且防止電子遷移。

再然后，沉積種子層。前文已經(jīng)說過作用，不再贅述。

3、深空填充

再然后，就是填充工藝。

填充材料主要是電鍍銅，因為相關工藝比較成熟，且電導率與熱導率逗比較高。

電鍍的具體方法包括：亞保形、保形、超保形以及自底向上電鍍法等。不同的方法，電鍍速率和分布存在差異。

電鍍后，還要進行退火，釋放應力。 最后，是收尾工作。通過CMP（化學機械拋光）等工藝，把孔口處理好，去除多余的露銅。

目前，TSV技術在行業(yè)中已經(jīng)屬于關鍵工藝，對于制造高端芯片非常重要，廣泛應用于存儲器（例如堆疊式DRAM）、處理器、圖像傳感器等高性能芯片中。

· TGV

除了TSV之外，這些年，TGV（through-glass-via，玻璃通孔）也開始崛起了。

TGV，就是在玻璃（高品質硼硅玻璃、石英玻璃）上打孔、填充，實現(xiàn)垂直互聯(lián)。

TGV（圖片來自：Fraunhofer IZM）

相比硅，玻璃具有一些特殊的優(yōu)勢：

首先，玻璃的硬度更高，耐高溫，熱膨脹系數(shù)?(CTE) 低，所以具備更好的機械強度和穩(wěn)定性。

其次，在信號完整性方面，玻璃基材具有低介電常數(shù)，信號傳輸時損耗較小，衰減低，信號完整性更好。

第三，玻璃的絕緣性能出色，無需額外添加絕緣層。

第四，玻璃中介層與面板級封裝（上期說到的FOPLP）兼容，具有低成本實現(xiàn)高密度布線的潛力。

相比硅，玻璃也有一些劣勢：

首先是加工。玻璃的蝕刻加工難度相對較大，沒有硅基板加工那么容易。

其次是散熱。玻璃的導熱性較差（硅具備良好的導熱性），不利于熱量散發(fā)。

第三，玻璃通孔相關技術沒有硅處理那么成熟。

具體加工流程方面，TGV和TSV差不多。

主要是提前選擇合適的玻璃基板，需要具備良好的尺寸穩(wěn)定性、熱膨脹系數(shù)匹配性和電學性能。

刻蝕的工藝方法有很多，包括：機械微加工法、玻璃回流法、聚焦放電法、光敏玻璃紫外曝光法、激光燒蝕法、激光誘導法等。

激光誘導深度刻蝕創(chuàng)造的TGV孔洞（圖片來自：Fraunhofer IZM）

目前，憑借在機械強度、耐熱性、絕緣性和信號傳輸方面的優(yōu)勢，TGV已經(jīng)在光通信、射頻、微波、微機電系統(tǒng)、微流體器件和三維集成等領域有非常不錯的表現(xiàn)，應用前景非常廣泛。

· 硅橋

我們再來看一個和RDL類似的挖溝技術——硅橋（Si bridge）。

硅橋是在基板上構建的一個薄層的嵌入式硅通道，用于2.5D封裝中芯片與芯片之間的互連。

硅橋的體積很小，只橋接了芯片之間必要的接口區(qū)域，不需要覆蓋整個半導體區(qū)域。在硅橋占據(jù)的區(qū)域以外，傳統(tǒng)的銅柱技術（copper pillar）可以直接向芯片提供IO、電源和接地信號。

硅橋的最突出特點是不需要中介層，也不需要TSV，減少了額外的工藝，也降低了成本，提升了封裝良率。

Intel主導的2.5D封裝技術——EMIB，就是基于硅橋。EMIB使用了多個嵌入式橋接芯片，內嵌至封裝基板，實現(xiàn)多個不同制程芯片之間的高效率、高密度互連。

英特爾EMIB

█ 臨時鍵合

前面幾期講鍵合的時候，留下了臨時鍵合和混合鍵合沒講。接下來，小棗君給大家解釋一下。

首先是臨時鍵合（Temporary Bonding）。

臨時鍵合，是由晶圓減薄催生的一個工藝流程。

晶圓減薄，除了可以減小芯片體積之外，還有以下優(yōu)勢：

1、增強散熱：晶圓越薄，熱阻越小。對于多層堆疊，超薄晶圓可以有效緩解積熱問題。

2、增強電學性能：晶圓越薄，元器件間的互連長度越短，可以提高信號的傳輸速率、減少寄生功耗、提升信噪比。

3、提高集成度：晶圓越薄，TSV越容易。在保證深寬比的同時，可以制造節(jié)距更小、密度更高的硅通孔。

4、降低成本：晶圓越薄，刻蝕、鉆孔、鈍化、電鍍等后續(xù)工藝也越容易。加工速度和產(chǎn)量都能大大提高，同時有效降低材料使用成本。

TSV實現(xiàn)了芯片的縱向堆疊，芯片變得越來越厚。這時，就更加需要對晶圓進行減薄，達到更加苛刻的指標要求。

一般來說，較為先進的3D封裝使用的芯片厚度約在75~50微米。如果想要實現(xiàn)10層以上的堆疊，就意味著每層堆疊芯片需要減薄到10微米以內的近乎極限厚度。

這種厚度的超薄晶圓，非常脆弱。在加工過程（如光刻、刻蝕、鈍化、濺射、電鍍、回流焊和劃切工序等）中，很容易發(fā)生翹曲和結構破損。

所以，為了提高晶圓制造良率、加工精度和封裝精度，需要一種臨時的支撐方法，這就引入了——臨時鍵合。

臨時鍵合，就是在晶圓背面減薄前，將晶圓轉移到一個晶圓載板（載片）上，為其提供強度支撐。

等到徹底完成減薄及其它背面工藝后，再進行“解鍵合”。

在一起（鍵合），比較容易，膠粘就可以了。要分開（解鍵合），就有點難。

解鍵合有四種方式，包括：機械剝離、濕化學浸泡、熱滑移、激光解鍵合。

機械剝離解鍵合，是通過拉力作用分離載片和器件晶圓，碎片率較高。

濕化學浸泡解鍵合，是通過溶劑溶解粘結劑，成本較低，但速度慢、效率低，不適合量產(chǎn)。

熱滑移解鍵合，是通過高溫軟化粘結劑，然后將晶圓與載片分離。這種方式，容易產(chǎn)生粘結劑殘留，影響后續(xù)產(chǎn)品工藝。

激光解鍵合，是使用激光透過玻璃對粘結劑層進行照射，產(chǎn)生熱量使粘結劑分解，或者產(chǎn)生能量使化學鍵斷鍵。這種方式是目前的主流選擇。

下面這張圖，是臨時鍵合和激光解鍵合的工藝流程。比較容易看懂，我就不多解釋了。

來自《臨時鍵合技術在晶圓級封裝領域的研究進展》

█ 混合鍵合

再來看看混合鍵合（Hybrid Bonding）。

混合鍵合，又稱為直接鍵合，是3D封裝時代逐漸出現(xiàn)的一種新型技術。

混合鍵合的核心原理，是基于分子間作用力（范德華力），通過銅-銅直接鍵合與介質鍵合的協(xié)同作用，實現(xiàn)芯片間的高密度垂直互連。

這種技術無需傳統(tǒng)的銅柱或錫球等Bump凸點結構，可實現(xiàn)實現(xiàn)小于1微米的超細互連間距連接（傳統(tǒng)凸塊鍵合高達20微米以上），互連密度極高，單位面積的I/O端口數(shù)量可以提升千倍以上，大幅提升芯片間數(shù)據(jù)傳輸帶寬。

混合鍵合實現(xiàn)了更薄的晶圓堆疊，讓整體架構更加緊湊，不僅有利于提升熱管理能力，也優(yōu)化了電氣性能。

混合鍵合支持邏輯芯片、存儲芯片、傳感器等不同功能單元的垂直堆疊，有利于三維集成，也提升了異構設計的靈活性。

在工藝兼容性和成本優(yōu)化方面，混合鍵合也有很大的潛力。它可以兼容現(xiàn)有晶圓級制造流程，可與TSV、微凸塊等技術結合形成復合封裝方案。
混合鍵合的工藝一共包括三個關鍵步驟：

1、鍵合前預處理：

晶圓需經(jīng)過CMP（化學機械拋光）、表面等離子體活化及清洗處理，實現(xiàn)平整潔凈且親水性表面，增加表面結合力。（CMP過程還可以減少Cu線路腐蝕和Cu凹陷。）

2、預對準鍵合：

兩片晶圓在鍵合前進行預對準，并在室溫下緊密貼合后介質SiO2上的懸掛鍵在晶圓間實現(xiàn)橋連，形成SiO2-SiO2間的熔融鍵合。此時，Cu銅觸點之間存在物理接觸或凹陷縫隙，未實現(xiàn)完全的金屬間鍵合。

3、熱退火處理：

通過后續(xù)熱退火處理，進行高精度倒裝熱壓，促進了金屬Cu的互擴散，形成永久鍵合。

█ 最后的話

好啦，芯片的封裝工藝終于全部介紹完啦！

可以看出，整個過程是非常非常不容易的。小棗君介紹的，還只是一些主要工序。很多工序，也沒有細講。

晶圓制造和芯片封裝，一個是前道，一個是后道。很多人都會覺得，封裝肯定沒有制造難。但實際上，制造我只寫了2篇，封裝卻寫了5篇。

隨著時代的發(fā)展，在前道工藝中挑戰(zhàn)摩爾定律，已經(jīng)越來越困難。所以，通過封裝來打造更強大的芯片，就成為了一個重要選項。

將部分制造工藝用于封裝的思路，也就是中道。這從某種意義上來說，算是一種降維打擊。

業(yè)界廠家們圍繞封裝，推出了很多的技術。但其實說白了，都是基于這幾篇文章提到的基礎技術和工藝。

例如臺積電大名鼎鼎的3DFabric平臺，包括了前文提到的InFO，還有如日中天的CoWoS，以及SoIC。這些都是基于2.5D/3D封裝技術進行整合和創(chuàng)新。

英特爾主推的EMIB和Foveros，分別類似于臺積電的InFO_LSI和SoIC。

三星的三大先進封裝技術：I-Cube、H-Cube 和 X-Cube。前兩者是2.5D封裝方案。X-Cube則采用了3D空間堆疊邏輯裸片，類似臺積電的SoIC。

等后面有機會，再單獨和大家介紹吧。

芯片半導體，絕對是人類工業(yè)皇冠上的明珠。它的每一道工序，都用到了最頂級的技術。這些工序和技術，是人類數(shù)千年文明發(fā)展的結晶，也是數(shù)百年工業(yè)革命的產(chǎn)物。

隨著時代的發(fā)展，芯片半導體工藝還將繼續(xù)演進下去。

未來的芯片，會不會更小？會不會有新的芯片形態(tài)出現(xiàn)？讓我們拭目以待吧！

參考文獻：1、《芯片制造全工藝流程》，半導體封裝工程師之家；2、《混合鍵合，風云再起》，半導體行業(yè)觀察；3、《半導體先進封裝之玻璃通孔技術（TGV）篇》，一葦渡大江；4、《芯片封裝中的四種鍵合方式》，半導體封裝工程師之家；5、《摩爾定律重要方向，先進封裝大有可為》，華福證券；6、《三大巨頭，決戰(zhàn)先進封裝》，半導體行業(yè)觀察；7、《玻璃通孔工藝（TGV）簡介》，半導體市場觀察；8、《一文了解硅通孔(TSV)及玻璃通孔(TGV)技術》，圓圓De圓，半導體全解；9、《一文了解芯片三維封裝(TSV及TGV)技術》，半導體封裝工程師之家；10、《技術發(fā)展引領產(chǎn)業(yè)變革，向高密度封裝時代邁進》，華金證券；11、《先進封裝高密度互聯(lián)推動鍵合技術發(fā)展，國產(chǎn)設備持續(xù)突破》，東吳證券；12、《算力時代來臨，Chiplet 先進封裝大放異彩》，民生證券；13、《先進封裝設備深度報告》，華西證券；14、《半導體封測行業(yè)深度報告》，華福證券；15、維基百科、百度百科、各廠商官網(wǎng)。