一级日本大片免费观看视频,一个色综合网站

引言：之前給大家介紹了芯片的制造和封裝。今天這篇，我們來看看芯片的設計。

█?芯片的設計理念

眾所周知，芯片擁有極為復雜的結(jié)構(gòu)。

以英偉達的B200芯片為例，在巴掌大的面積上，塞入了2080億個晶體管。里面的布局，堪稱一個異次元空間級的迷宮。

如此復雜的架構(gòu)，無論是制造還是設計，都具有極大的難度。

早期集成電路剛剛誕生的時候，晶體管的數(shù)量并不多，結(jié)構(gòu)也不復雜。

所以，基本上都是設計工程師直接在圖紙上繪制電路的物理版圖，然后把版圖送到制造工廠，工廠進行生產(chǎn)。

他們手工繪制的版圖是非常精細的，直接具體到了晶體管的物理層級，包括布局布線等。

隨著集成電路變得越來越復雜，他們?nèi)匀徊捎眠@種方式，先畫底層細節(jié)，然后進行“拼接”，最終組成一個完整的集成電路。

這種設計理念，叫做自底向上（Bottom-Up）設計。

這里就要說明一下，一顆芯片從設計的角度來看，是分為不同層級的。

從上到下，依次是：系統(tǒng)層、RTL層、門級層、晶體管層、布局布線層、掩膜層。

系統(tǒng)層，是最高層，是站在整個宏觀的角度對芯片進行整體設計。

RTL層，是寄存器傳輸層（Register Transfer Level）。門級層的“門”，就是門電路。門電路是由晶體管搭建的。

掩模，在之前晶圓制造里介紹過，就是光掩模版，是芯片設計的最終產(chǎn)物，是最底層的、最能夠從細節(jié)對芯片進行描述的東東。掩模層，是最底層。

自底向上（Bottom-Up）設計適用于早期的集成電路和PCB傳統(tǒng)電路。

到了上世紀70-80年代，集成電路發(fā)展為大規(guī)模和超大規(guī)模集成電路，晶體管數(shù)量超過1萬。

此時，再采用自底向上（Bottom-Up）方式就不合適了。于是，自頂向下（Top-Down）的設計理念開始崛起。

簡單來說，就是不再從細節(jié)開始入手，而是“先宏觀，再微觀”——先做系統(tǒng)級設計，然后再做RTL級設計（邏輯功能設計）。等上層設計完成后，再進行下層設計（門級層、晶體管層、布局布線層和掩膜層），完善每一個細節(jié)。

自頂向下（Top-Down）設計理念一直到現(xiàn)在都是主流。對于日益復雜的芯片架構(gòu)來說，這種方式具有更高的效率、更短的設計周期，以及更低的設計成本。

逐級的設計，伴隨著逐級的仿真驗證，所以，這種設計方式的成功率也很高。

█ 芯片的設計工具

工欲善其事，必先利其器。想要高效進行芯片的設計，當然不能一直依賴于手工作業(yè)。

上世紀70年代，隨著計算機技術(shù)的不斷成熟，芯片設計逐漸從手工設計走向了計算機輔助設計階段，出現(xiàn)了ICCAD（IC?Computer Aided Drafting）。

到了80年代，又出現(xiàn)了CAE（Computer Aided Engineering，計算機輔助工程）。CAD專注于產(chǎn)品設計建模與繪圖，而CAE側(cè)重于工程仿真與性能優(yōu)化?。

再后來，大名鼎鼎的EDA（Electronic Design Automation，電子設計自動化）誕生了。

EDA技術(shù)的演進階段

大家需要注意，EDA并不是一個具體的軟件，而是一類軟件的統(tǒng)稱。它不僅僅用于芯片的設計、驗證和仿真，也用于芯片的制造流程。

換言之，EDA貫穿于芯片的整個研發(fā)和生產(chǎn)周期，能夠幫助工程師完成大量的細分任務，可以顯著提高設計效率、精度以及成功率。

很多人都知道光刻機，也知道光刻機是我們被“卡脖子”的一個關(guān)鍵點。事實上，在EDA方面，我們也是被“卡脖子”的，問題同樣很嚴重。

從全球范圍內(nèi)來看，處于EDA行業(yè)第一梯隊的，就是三家公司——Synopsys（新思科技）、Cadence（鏗騰電子）、Siemens EDA（原Mentor）。

他們都于上世紀80年代創(chuàng)立于美國，目前擁有完整的、全流程的EDA產(chǎn)品體系，市場占有率超過70%，競爭優(yōu)勢非常明顯。

國內(nèi)雖然也有華大九天等一些EDA企業(yè)，但市場份額較小，和第一梯隊的差距較大。

前幾天傳出新聞，漂亮國那邊又在EDA上搞事，對我們進行封禁。這也是一件麻煩事。

█ 芯片設計的投入成本

在之前的文章中，小棗君介紹過，芯片的研發(fā)和制造有非常明確的分工。

除了極少數(shù)公司（IDM，整合元件制造商）設計、制造、封測全都做之外，大部分公司都只做其中一塊（Fabless、Foundry、OSAT），或者是某個更加細分的領(lǐng)域。

國內(nèi)的很多知名芯片公司，例如華為海思、中興微電子、寒武紀等，都是Fabless（無晶圓芯片設計企業(yè)）。

小米前兩天發(fā)布了自己的手機SoC芯片——玄戒O1。他們也是Fabless，只負責設計，芯片制造還是交給了臺積電（3nm工藝）。

芯片設計的難度，由芯片的種類、功能和性能所決定。

數(shù)字芯片處理數(shù)字信號，通常都可以做很大規(guī)模，尤其是現(xiàn)在很多CPU、GPU、NPU計算芯片，還有手機SoC芯片，結(jié)構(gòu)都極為復雜，晶體管數(shù)量極多，設計難度極大，成本也極為高昂。

設計這種高端芯片，往往需要幾百甚至幾千人的專業(yè)技術(shù)團隊，耗費一年甚至幾年的時間，投入上億甚至上百億美元的資金。芯片工藝制程越先進，成本就越高。

芯片的設計成本估算（單位：美元），僅供參考

成本中，包括了專業(yè)人才的薪資（芯片設計人才的薪資很高）、EDA工具的授權(quán)費、IP核（待會會提到）的采購費、設備購買費以及運營費用等。

模擬/射頻芯片，處理模擬信號，往往是針對一些具體的功能，規(guī)模遠不如剛才說的高端數(shù)字芯片。另外還有一些數(shù)?；旌闲盘栃酒?，例如ADC（模數(shù)轉(zhuǎn)換）、DAC（數(shù)模轉(zhuǎn)換），也是針對一些具體應用。這些芯片，大部分相對數(shù)字芯片來說簡單一些。

對于較為簡單的芯片，一些中小型團隊，借助目前比較齊全的芯片設計軟件工具平臺（例如EDA）和硬件設備，也能夠進行自主設計。當然，哪怕是簡單的芯片，設計周期大概是1-1.5年，耗費資金在百萬至千萬級。

特別值得一提的是，芯片設計具有極高的風險性。

如果流片（芯片設計最后要進行流片，相當于做一個測試版）失敗，損失會非常大（28nm單次流片需要1000萬元，7nm需要超過1億美元）。

直接經(jīng)濟損失還只是一方面。流片失敗還會拉長芯片的研發(fā)周期，導致錯失市場機遇。

嚴重情況下，流片失敗可以直接導致一家公司破產(chǎn)倒閉。