三星成功研發(fā)出4nm Chiplet芯片

三星電子成功開發(fā)出采用先進(jìn)封裝技術(shù)“Chiplet”標(biāo)準(zhǔn)的4納米（?）超精細(xì)工藝。Chiplet是一種連接不同半導(dǎo)體以提高性能的技術(shù)，有望成為增強(qiáng)三星電子人工智能（AI）半導(dǎo)體代工業(yè)務(wù)競(jìng)爭(zhēng)力的基礎(chǔ)。

據(jù)業(yè)內(nèi)人士6月17日?qǐng)?bào)道，三星電子近日通過了采用4納米工藝“通用芯片互連標(biāo)準(zhǔn)（UCIe）”的半導(dǎo)體原型的首次性能評(píng)估。這意味著，從半導(dǎo)體開發(fā)階段開始的首個(gè)原型在現(xiàn)有設(shè)計(jì)下運(yùn)行良好。該評(píng)估是量產(chǎn)前必須完成的必要流程，預(yù)計(jì)將持續(xù)到量產(chǎn)。

一位業(yè)內(nèi)人士表示：“三星電子去年針對(duì)代工工藝優(yōu)化了UCIe設(shè)計(jì)資產(chǎn)（IP），此次成功通過了原型評(píng)估，三星通過UCIe開展的半導(dǎo)體委托生產(chǎn)業(yè)務(wù)預(yù)計(jì)將加速發(fā)展?！?/p>

UCIe是Chiplet技術(shù)的代表標(biāo)準(zhǔn)。半導(dǎo)體通常通過減小電路線寬來提升性能，但隨著電路微縮速度的放緩，性能提升也受到限制，這是因?yàn)楣に囯y度的增加。

正因如此，連接不同半導(dǎo)體以提高性能的Chiplet技術(shù)（異構(gòu)組合）應(yīng)運(yùn)而生，UCIe標(biāo)準(zhǔn)于2022年制定，旨在在業(yè)界確立統(tǒng)一的技術(shù)方向。UCIe是一種在單個(gè)半導(dǎo)體芯片上集成中央處理器（CPU）、圖形處理器（GPU）和內(nèi)存等功能的方法。

三星電子從一開始就與英特爾、臺(tái)積電、高通、谷歌和微軟（MS）就UCIe標(biāo)準(zhǔn)化展開合作。此次通過性能評(píng)估的原型機(jī)采用了新思科技的IP。自去年以來，他們一直在針對(duì)4nm工藝優(yōu)化UCIe IP。據(jù)悉，該原型的數(shù)據(jù)傳輸速度可達(dá)每秒?24?千兆位?(Gbps)。

具體客戶尚未確定，但由于該工藝(SF4X)?用于生產(chǎn)高性能計(jì)算?(HPC)?半導(dǎo)體芯片，因此很有可能用于?AI?半導(dǎo)體芯片。預(yù)計(jì)將于今年年底或明年初實(shí)現(xiàn)量產(chǎn)。

三星電子去年年初就已成功開發(fā)出適用于5?? 工藝的?UCIe?半導(dǎo)體芯片。此次，三星電子將其擴(kuò)展到?4??，以增強(qiáng)其技術(shù)競(jìng)爭(zhēng)力。該公司還在推進(jìn)?UCIe?在?2?? 工藝上的應(yīng)用。

三星電子此舉預(yù)計(jì)將進(jìn)一步加劇超精細(xì)工藝領(lǐng)域Chiplet?芯片的競(jìng)爭(zhēng)。這是因?yàn)榕_(tái)積電和英特爾等競(jìng)爭(zhēng)代工廠已獲得應(yīng)用?UCIe?的工藝，并正在推進(jìn)其商業(yè)化進(jìn)程。據(jù)了解，臺(tái)積電已將?UCIe?技術(shù)應(yīng)用于?3?? 和?5??，而英特爾則將其應(yīng)用于?4??（英特爾的第?3?代工藝）。

業(yè)內(nèi)人士預(yù)測(cè)：“三星、臺(tái)積電、英特爾等主要代工廠正在準(zhǔn)備應(yīng)用2?以下UCIe的半導(dǎo)體工藝，未來圍繞Chiplet標(biāo)準(zhǔn)的市場(chǎng)領(lǐng)導(dǎo)地位競(jìng)爭(zhēng)將更加激烈?！?/p>